

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-073158

(43)Date of publication of application : 16.03.1999

(51)Int.Cl.

G09G 3/30

(21)Application number : 09-233107

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing : 28.08.1997


(72)Inventor : KIMURA MUTSUMI

## (54) DISPLAY ELEMENT

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To decrease ununiformity of the light emitting intensity of a light emitting element, specially, of an organic EL element, and to improve the quality of image by connecting in series each of thin film transistors and light emitting elements and making the light emitting intensity of light emitting elements respectively different from each other.

**SOLUTION:** Pulses are outputted from a shift resistor 101 and digital signals of digital signals supply lines 10210-10213 of Nos.1-3 bits are transmitted to source lines 10410-10413 of Nos.1-3 bits. Current transistors 10710-10713 which are the thin film transistors and the organic EL elements 10810-10813, which are current elements are each connected in series. Then, ON-OFF control of the current transistors 10710-10713 of Nos.0-3 bits is made by digital signals, and the organic EL elements 10810-10813 of Nos.0-3 bits become light emitting or non light emitting corresponding to the digital signals. In this case, areas of organic EL elements 10810-10813 bits are different with each other, so the light emitting intensity differs from each other and an area gradation system is made possible.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## \* NOTICES \*

JPO and NCIPJ are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

CLAIMS

---

## [Claim(s)]

[Claim 1] It is the display device characterized by having the pixel formed in the shape of a matrix with two or more scanning lines and two or more signal lines and said scanning line, and said signal lines, connecting respectively said thin film transistor and said light emitting device to a serial in the display device which comes to form two or more thin film transistor and two or more light emitting devices in said pixel, and the luminescence reinforcement of said light emitting device differing respectively.

[Claim 2] The display device to which a digital signal is characterized by what is transmitted to said pixel in a display device according to claim 1.

[Claim 3] The display device to which luminescence reinforcement of said light emitting device is characterized by being the geometrical progression of a common ratio 2 in a display device according to claim 1.

[Claim 4] The display device characterized by the on resistance of said thin film transistor being smaller than the on resistance of said light emitting device, and the off resistance of said thin film transistor being larger than the off resistance of said light emitting device in a display device according to claim 1.

[Claim 5] The display device characterized by said thin film transistor being a polycrystalline silicon thin film transistor formed in the low-temperature process 600 degrees C or less in a display device according to claim 1.

[Claim 6] The display device characterized by said light emitting device being an organic electroluminescent element formed in the ink jet process in a display device according to claim 1.

---

[Translation done.]

\* NOTICES \*

JPO and NCIPJ are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

DETAILED DESCRIPTION

---

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the display device (it is hereafter written as a current luminescence display device) equipped with the display device and the component which emits light according to a thin film transistor and a current especially.

[0002]

[Description of the Prior Art] A thin film transistor organic electroluminescent element (it is hereafter written as TFT-OELD) is mentioned as a prospective very promising current luminescence display device which realizes large-sized, a high definition, an extensive viewing angle, and a low power.

[0003] In order to investigate actuation of conventional TFT-OELD, when it had, and the following retrieval types were and were searched by PATOLIS of Japan Patent Information Organization, 71 affairs hit.

[0004] (EL+(electro \* luminescence)) \* display \* actuation \* (law + approach + method) — when these [ all ] are scrutinized, typical actuation of conventional TFT-OELD is a thing [ as ] explained below.

[0005] The equal circuit of conventional TFT-OELD is shown in drawing 5 . Here, although the account of drawing of the 1 pixel is carried out, many pixels of a multi-line and two or more trains exist actually.

[0006] A pulse is outputted from a shift register 101 and the analog signal of the analog signal supply line 1022 is transmitted to the source line 1042 through the transmission switch 1032. To the gate line 109 chosen at this time, an analog signal is transmitted to retention volume 1062 through a switching transistor 1052. The conductance of the current transistor 1072 is controlled by the analog signal, and an organic EL device 1082 emits light by the reinforcement corresponding to an analog signal.

[0007] The actuation approach of conventional TFT-OELD is shown in drawing 6 .

[0008] Analog signal A is transmitted to the potential S0 of the source line of the 0th train by the pulse SR 0 of the shift register of the 0th train. Moreover, analog signal A is transmitted to the potential S1 of the source line of the 1st train by the pulse SR 1 of the shift register of the 1st train. First, when the pulse G0 of the gate line of the 0th line is impressed, the potential S0 of the source line of the 0th train is transmitted to the potential C00 of the retention volume of the 0th line and the 0th train, and the potential S1 of the source line of the 1st train is transmitted to the potential C01 of the retention volume of the 0th line and the 1st train. Next, when the pulse G1 of the gate line of the 1st line is impressed, the potential S0 of the source line of the 0th train is transmitted to the potential C10 of the retention volume of the 1st line and the 0th train, and the potential S1 of the source line of the 1st train is transmitted to the potential C11 of the retention volume of the 1st line and the 1st train. According to the potential of each retention volume 1062, i.e., corresponding analog signal A, each organic EL device 1082 emits light by predetermined reinforcement.

[0009] Moreover, an area gradation method is held to one of the actuation approaches of a liquid crystal display component. Change and tone reversal of permeability are remarkable in the direction which is intermediate voltage and deviated from the normal with the liquid crystal display component. An area gradation method is a thing aiming at solving this technical problem, and expresses gradation with the rate of surface ratio of all transparency and \*\*\* transparency. Thereby, extensive viewing-angle-ization of a liquid crystal display component is realized.

[0010]

[Problem(s) to be Solved by the Invention] In order to control the luminescence reinforcement of an organic EL device 1082, the analog signal was used and the conductance of the current transistor 1072 was controlled by the conventional example. That is, in order to acquire halftone, the conductance of the current transistor 1072 and the conductance of an organic EL device 1082 must be made equivalent, and the electrical potential difference impressed to an organic EL device 1082 must be controlled by voltage division of the current transistor 1072 and an organic EL device 1082. However, when such and heterogeneity arose in the conductance of the current transistor 1072 between the panels within a panel, there was a problem that it will be checked by looking as heterogeneity of the luminescence reinforcement of an organic EL device 1082 as it is.

[0011] Then, the object of this invention is reducing the heterogeneity of the luminescence reinforcement of the light emitting device resulting from the heterogeneity of the conductance of a transistor, especially an organic EL device, and realizing improvement in image quality in a display device or a current luminescence display device, especially TFT-OELD.

[0012]

[Means for Solving the Problem]

(1) This invention according to claim 1 has the pixel formed in the shape of a matrix with two or more scanning lines and two or more signal lines and said scanning line, and said signal lines, said thin film transistor and said light emitting device are respectively connected to a serial in the display device which comes to form two or more thin film transistor and two or more light emitting devices in said pixel, and it is characterized by the luminescence reinforcement of said light emitting device differing respectively.

[0013] According to this configuration, an ON state or the gradation method of controlling to become one of the OFF states thoroughly becomes completely possible about each of two or more light emitting devices which are respectively different luminescence reinforcement. It enables this to reduce the heterogeneity of the luminescence reinforcement of a light emitting device resulting from the heterogeneity of the conductance of a thin film transistor.

[0014] (2) It is the display device to which this invention according to claim 2 is characterized by transmitting a digital signal to a pixel in a display device according to claim 1.

[0015] According to this configuration, it becomes completely possible for every pixel an ON state or to control to become one of the OFF states thoroughly about each of two or more light emitting devices which are respectively different luminescence reinforcement.

[0016] (3) It is the display device to which this invention according to claim 3 is characterized by the luminescence reinforcement of a light emitting device being the geometrical progression of a common ratio 2 in a display device according to claim 1.

[0017] According to this configuration, it will have a DA converter for every pixel, and it becomes possible to acquire the luminescence strength property corresponding to a digital signal.

[0018] (4) This invention according to claim 4 has the on resistance of a thin film transistor smaller than the on resistance of a light emitting device in a display device according to claim 1, and the off resistance of a thin film transistor is the display device characterized by being larger than the off resistance of a light emitting device.

[0019] According to this configuration, it becomes possible by changing the ON state and OFF state of a thin film transistor to change the ON state and OFF state of a light emitting device.

[0020] Preferably, compared with the on resistance of a light emitting device, such a smaller one of the on resistance of a thin film transistor is good that it can ignore. At this time, the current which flows a light emitting device is not related in that it is determined only by the on resistance of a light emitting device, and the on resistance of a thin film transistor will fluctuate somewhat. Therefore, the heterogeneity of the luminescence reinforcement resulting from the heterogeneity of the conductance of a transistor is controlled. Furthermore, the off resistance of a thin film transistor has a very greatly good way preferably compared with the off resistance of a light emitting device. At this time, a light emitting device can be certainly made into an OFF state.

[0021] (5) It is the display device characterized by this invention according to claim 5 being the polycrystalline silicon thin film transistor in which the thin film transistor was formed in the low-temperature process 600 degrees C or less in the display device according to claim 1.

[0022] According to this configuration, it becomes cheaply possible to acquire the features, such as high mobility which can drive a light emitting device, and high-reliability, to realizing a large area and coincidence.

[0023] (6) It is the display device characterized by this invention according to claim 6 being the organic electroluminescent element in which the light emitting device was formed in the ink jet process in the display device according to claim 1.

[0024] According to this configuration, it becomes possible to carry out patterning of the organic electroluminescent element which realizes the property which was excellent in high luminous efficiency and long lasting \*\* on a panel.

[0025]

[Embodiment of the Invention] Hereafter, the gestalt of desirable operation of this invention is explained based on a drawing.

[0026] (Example 1) Drawing 1 is the representative circuit schematic of TFT-OELD concerning the example 1 of this invention. Here, although the account of drawing of the 1 pixel is carried out, many pixels of a multi-line and two or more trains exist actually.

[0027] A pulse is outputted from a shift register 101 and the digital signal of the digital signal supply lines 10210-10213 of the 0th - a triplet is transmitted to the source lines 10410-10413 of the 0th - a triplet through the transmission switches 10310-10313 of the 0th - a triplet, respectively. That is, the digital signal is transmitted to each pixel. To the gate line 109 chosen at this time, a digital signal is transmitted to the retention volume 10610-10613 of the 0th - a triplet through the switching transistors 10510-10513 of the 0th - a triplet, respectively. The current transistors 10710-10713 which are thin film transistors, and the organic EL devices 10810-10813 which are current elements are respectively connected to the serial. Therefore, turning on and off of the current transistors 10710-10713 of the 0th - a triplet is controlled by the digital signal, and the organic EL devices 10810-10813 of the 0th - a triplet serve as luminescence or nonluminescent corresponding to a digital signal.

[0028] The top view and sectional view of TFT-OELD which are applied to the example 1 of this invention at drawing 2 are shown.

[0029] Since the area of the organic EL devices 10810-10813 of the 0th which is a light emitting device - a triplet differs respectively, luminescence reinforcement is a difference respectively. The so-called area gradation method becomes possible. Moreover, the area, i.e., luminescence reinforcement, serves as geometrical progression of a common ratio 2, and it will also build in the function of a DA converter for every pixel.

[0030] Here, the thin film transistor which constitutes a shift register 101, the transmission switches 10310-10313

of the 0th – a triplet, the switching transistors 10510–10513 of the 0th – a triplet, the current transistor 10710 – 10713 grades is a polycrystalline silicon thin film transistor formed in the low-temperature process 600 degrees C or less. However, other components are sufficient as long as it has an equivalent function. Moreover, the organic EL devices 10810–10813 of the 0th – a triplet are formed in the ink jet process. However, it may be formed in other processes or you may be current light emitting devices other than an organic EL device.

[0031] The actuation approach of TFT-OELD which starts the example 1 of this invention at drawing 3 is shown.

[0032] The 0th and the 1-bit digital signals D0 and D1 are transmitted to the potentials S00 and S01 of the 0th train, the 0th, and a 1-bit source line by the pulse SR 0 of the shift register of the 0th train. Moreover, the 0th and the 1-bit digital signals D0 and D1 are transmitted to the potentials S10 and S11 of the 1st train, the 0th, and a 1-bit source line by the pulse SR 1 of the shift register of the 1st train. First, when the pulse G0 of the gate line of the 0th line is impressed The potentials S00 and S01 of the 0th train, the 0th, and a 1-bit source line It is transmitted to retention volume (the 0th line and the 0th train, the 0th, and 1 bit) of the potentials C000 and C001, and the potentials S10 and S11 of the 1st train, the 0th, and a 1-bit source line are transmitted to retention volume (the 0th line and the 1st train, the 0th, and 1 bit) of the potentials C010 and C011. Next, when the pulse of the gate line of the 1st line is impressed The potentials S00 and S01 of the 0th train, the 0th, and a 1-bit source line It is transmitted to retention volume (the 1st line and the 0th train, the 0th, and 1 bit) of the potentials C100 and C101, and the potentials S10 and S11 of the 1st train, the 0th, and a 1-bit source line are transmitted to retention volume (the 1st line and the 1st train, the 0th, and 1 bit) of the potentials C110 and C111. According to the potential of each retention volume, i.e., a corresponding digital signal, each organic EL device serves as predetermined luminescence or nonluminescent.

[0033] Here, resistance of the current transistor of an ON state is so small that it can ignore compared with resistance of the organic EL device of an ON state. For this reason, the current which flows an organic EL device is not related in that it is determined only by the resistance of an organic EL device to the common electrode 110 and the electrical potential difference between the upside electrodes 111, and resistance of a current transistor will fluctuate somewhat. Therefore, the heterogeneity of the luminescence reinforcement resulting from the heterogeneity of the conductance of a transistor is controlled. Moreover, resistance of the current transistor of an OFF state is very large compared with resistance of the organic EL device of an OFF state. For this reason, an organic EL device can be certainly made into an OFF state.

[0034] (Example 2) Drawing 4 is the representative circuit schematic of TFT-OELD concerning the example 2 of this invention.

[0035] Actuation, the function, and effectiveness of TFT-OELD of this example are almost equivalent to an example 1. However, the gate line 109 is divided into the gate line 1090 for lower bits, and the gate line 1091 for high order bits, and the function (the 0th bit, the 1st bit and the 2nd bit, and the 3rd bit) is made to take charge of respectively in this example. Thereby, the number of the number of a digital supply line, the transmission switch per train, and a source line can be decreased from 4 to 2. However, the scan signal of a gate line, the pulse of a shift register, and the frequency of a digital signal are doubled.

[0036] (Other examples) In a current luminescence display device, in order for this invention to aim at reducing the heterogeneity of the luminescence reinforcement of a light emitting device resulting from the heterogeneity of the conductance of a transistor, it differs from the area gradation method of a liquid crystal display component intrinsically. If even luminescence reinforcement differs in a current luminescence display device, there will actually be even no need that area differs. However, a point similar to the structure is seen. Therefore, many of examples announced to the area gradation method of a liquid crystal display component can be applied to the gradation method of this invention, and the effectiveness described by the announcement can be expected.

---

[Translation done.]

\* NOTICES \*

JPO and NCIPJ are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

DESCRIPTION OF DRAWINGS

---

[Brief Description of the Drawings]

[Drawing 1] The representative circuit schematic of TFT-OELD concerning the example 1 of this invention.

[Drawing 2] The top view and sectional view of TFT-OELD concerning the example 1 of this invention.

[Drawing 3] The actuation approach of TFT-OELD concerning the example 1 of this invention.

[Drawing 4] The representative circuit schematic of TFT-OELD concerning the example 2 of this invention.

[Drawing 5] The representative circuit schematic of conventional TFT-OELD.

[Drawing 6] The actuation approach of conventional TFT-OELD.

[Description of Notations]

101 Shift Register

10210 A bit [ 0th ] digital signal supply line

10211 A bit [ 1st ] digital signal supply line

10212 A bit [ 2nd ] digital signal supply line

10213 A bit [ 3rd ] digital signal supply line

1022 Analog Signal Supply Line

10310 A bit [ 0th ] transmission switch

10311 A bit [ 1st ] transmission switch

10312 A bit [ 2nd ] transmission switch

10313 A bit [ 3rd ] transmission switch

1032 Transmission Switch

10410 A bit [ 0th ] source line

10411 A bit [ 1st ] source line

10412 A bit [ 2nd ] source line

10413 A bit [ 3rd ] source line

1042 Source Line

10510 A bit [ 0th ] switching transistor

10511 A bit [ 1st ] switching transistor

10512 A bit [ 2nd ] switching transistor

10513 A bit [ 3rd ] switching transistor

1052 Switching Transistor

10610 Retention volume of the 0th bit

10611 Retention volume of the 1st bit

10612 Retention volume of the 2nd bit

10613 Retention volume of the 3rd bit

1062 Retention Volume

10710 A bit [ 0th ] current transistor

10711 A bit [ 1st ] current transistor

10712 A bit [ 2nd ] current transistor

10713 A bit [ 3rd ] current transistor

1072 Current Transistor

10810 A bit [ 0th ] organic EL device

10811 A bit [ 1st ] organic EL device

10812 A bit [ 2nd ] organic EL device

10813 A bit [ 3rd ] organic EL device

1082 Organic EL Device

109 Gate Line

1090 Gate Line for Lower Bits

1091 Gate Line for High Order Bits

110 Common Electrode

111 Upside Electrode

SR0 Pulse of the shift register of the 0th train

SR1 Pulse of the shift register of the 1st train

D0 Bit [ 0th ] digital signal

D1 Bit [ 1st ] digital signal

A Analog signal

S00 Potential of the 0th train and a bit [ 0th ] source line

S01 Potential of the 0th train and a bit [ 1st ] source line

S10 Potential of the 1st train and a bit [ 0th ] RUSOSU line

S11 Potential of the 1st train and a bit [ 1st ] source line

S0 Potential of the source line of the 0th train

S1 Potential of the source line of the 1st train

G0 Pulse of the gate line of the 0th line

G1 Pulse of the gate line of the 1st line

C000 The 0th line and the 0th train, potential with a retention volume of bit [ 0th ]

C001 The 0th line and the 0th train, potential with a retention volume of bit [ 1st ]

C010 The 0th line and the 1st train, potential with a retention volume of bit [ 0th ]

C011 The 0th line and the 1st train, potential with a retention volume of bit [ 1st ]

C100 The 1st line and the 0th train, potential with a retention volume of bit [ 0th ]

C101 The 1st line and the 0th train, potential with a retention volume of bit [ 1st ]

C110 The 1st line and the 1st train, potential with a retention volume of bit [ 0th ]

C111 The 1st line and the 1st train, potential with a retention volume of bit [ 1st ]

C00 Potential of the retention volume of the 0th line and the 0th train

C01 Potential of the retention volume of the 0th line and the 1st train

C10 Potential of the retention volume of the 1st line and the 0th train

C11 Potential of the retention volume of the 1st line and the 1st train

---

[Translation done.]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-73158

(43) 公開日 平成11年(1999) 3月16日

(51) Int.Cl.<sup>8</sup>

G 0 9 G 3/30

識別記号

F I

G 0 9 G 3/30

J

審査請求 未請求 請求項の数 6 O L (全 6 頁)

(21) 出願番号 特願平9-233107

(22) 出願日 平成9年(1997) 8月28日

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 木村 睦

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74) 代理人 弁理士 鈴木 喜三郎 (外2名)

(54) 【発明の名称】 表示素子

(57) 【要約】

【課題】 電流発光表示素子において、トランジスタのコンダクタンスの不均一性に起因する、発光素子の発光強度の不均一性を低減し、画質の向上を実現することである。

【解決手段】 各画素に発光強度が各々異なる複数の発光素子を形成し、各発光素子の発光または非発光を制御することにより、階調を表現する。デジタル信号が各画素まで伝達され、各発光素子に直列に接続された薄膜トランジスタにより、制御する。各発光素子の発光強度は、公比2の等比数列である。薄膜トランジスタのオン抵抗は、発光素子のオン抵抗よりも小さく、薄膜トランジスタのオフ抵抗は、発光素子のオフ抵抗よりも大きい。





## 【特許請求の範囲】

【請求項1】 複数の走査線および複数の信号線と、前記走査線と前記信号線によりマトリクス状に形成された画素とを有し、前記画素に複数の薄膜トランジスタおよび複数の発光素子が形成されてなる表示素子において、前記薄膜トランジスタおよび前記発光素子は各々直列に接続され、前記発光素子の発光強度が各々異なることを特徴とする表示素子。

【請求項2】 請求項1記載の表示素子において、デジタル信号が、前記画素まで伝達されることを特徴とする表示素子。

【請求項3】 請求項1記載の表示素子において、前記発光素子の発光強度が、公比2の等比数列であることを特徴とする表示素子。

【請求項4】 請求項1記載の表示素子において、前記薄膜トランジスタのオン抵抗が、前記発光素子のオン抵抗よりも小さく、前記薄膜トランジスタのオフ抵抗が、前記発光素子のオフ抵抗よりも大きいことを特徴とする表示素子。

【請求項5】 請求項1記載の表示素子において、前記薄膜トランジスタが、600℃以下の低温プロセスで形成された、多結晶シリコン薄膜トランジスタであることを特徴とする表示素子。

【請求項6】 請求項1記載の表示素子において、前記発光素子が、インクジェットプロセスで形成された、有機エレクトロルミネッセンス素子であることを特徴とする表示素子。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、表示素子、特に、薄膜トランジスタおよび電流により発光する素子を備えた表示素子（以下、電流発光表示素子と表記する）に関する。

## 【0002】

【従来の技術】大型・高精細・広視角・低消費電力を実現する、将来的に非常に有望な電流発光表示素子として、薄膜トランジスタ有機エレクトロルミネッセンス素子（以下、TFT-OELDと表記する）が挙げられる。

【0003】従来のTFT-OELDの駆動を調査するために、日本特許情報機構のPATOLISにより、以下の検索式をもちいて検索したところ、71件がヒットした。

【0004】(EL+(エレクトロ\*ルミネセンス))\*表示\*駆動\*(法+方法+方式)これら全てを精査したところ、典型的な従来のTFT-OELDの駆動は、以下に説明するようになるものである。

【0005】図5に、従来のTFT-OELDの等価回路を示す。ここでは、1画素のみ図記しているが、実際には複数行・複数列の多数の画素が存在する。

【0006】シフトレジスタ101からパルスが出力され、アナログ信号供給線1022のアナログ信号は、伝送スイッチ1032を通じて、ソース線1042へ伝達される。このとき選択されているゲート線109に対しては、アナログ信号は、スイッチングトランジスタ1052を通じて、保持容量1062に伝達される。アナログ信号によりカレントトランジスタ1072のコンダクタンスが制御され、有機EL素子1082はアナログ信号に対応した強度で発光する。

【0007】図6に、従来のTFT-OELDの駆動方法を示す。

【0008】第0列のシフトレジスタのパルスSR0により、アナログ信号Aは、第0列のソース線の電位S0へと伝達される。また、第1列のシフトレジスタのパルスSR1により、アナログ信号Aは、第1列のソース線の電位S1へと伝達される。まず、第0行のゲート線のパルスG0が印加されているときは、第0列のソース線の電位S0は、第0行・第0列の保持容量の電位C00に伝達され、第1列のソース線の電位S1は、第0行・第1列の保持容量の電位C01に伝達される。次に、第1行のゲート線のパルスG1が印加されているときは、第0列のソース線の電位S0は、第1行・第0列の保持容量の電位C10に伝達され、第1列のソース線の電位S1は、第1行・第1列の保持容量の電位C11に伝達される。各保持容量1062の電位、すなわち対応するアナログ信号Aに従って、各有機EL素子1082が所定の強度で発光する。

【0009】また、液晶表示素子の駆動方法のひとつに、面積階調方式が挙げられる。液晶表示素子では、中間電圧で、法線方向から逸脱した方向において、透過率の変化や階調反転が顕著である。面積階調方式はこの課題を解決することを目的としたもので、全透過、全不透過の面積比率により、階調を表現するものである。これにより、液晶表示素子の広視角化が実現されている。

## 【0010】

【発明が解決しようとする課題】従来例では、有機EL素子1082の発光強度を制御するために、アナログ信号を用いて、カレントトランジスタ1072のコンダクタンスを制御していた。すなわち、中間調を得るためには、カレントトランジスタ1072のコンダクタンスと有機EL素子1082のコンダクタンスとを同等にしておき、カレントトランジスタ1072と有機EL素子1082との電圧分割により、有機EL素子1082に印加される電圧を制御しなければならない。しかし、このようなとき、パネル内またはパネル間でカレントトランジスタ1072のコンダクタンスに不均一性が生じた場合、そのまま有機EL素子1082の発光強度の不均一性として視認されてしまうという問題があった。

【0011】そこで、本発明の目的は、表示素子、または電流発光表示素子、特にTFT-OELDにおいて、

トランジスタのコンダクタンスの不均一性に起因する、発光素子、特に有機EL素子の発光強度の不均一性を低減し、画質の向上を実現することである。

【0012】

【課題を解決するための手段】

(1) 請求項1記載の本発明は、複数の走査線および複数の信号線と、前記走査線と前記信号線によりマトリクス状に形成された画素とを有し、前記画素に複数の薄膜トランジスタおよび複数の発光素子が形成されてなる表示素子において、前記薄膜トランジスタおよび前記発光素子は各々直列に接続され、前記発光素子の発光強度が各々異なることを特徴とする。

【0013】本構成によれば、各々異なる発光強度である複数の発光素子のそれぞれを、完全にオン状態あるいは完全にオフ状態のどちらかになるように制御するという階調方式が可能となる。これにより、薄膜トランジスタのコンダクタンスの不均一性に起因する、発光素子の発光強度の不均一性を低減することが可能となる。

【0014】(2) 請求項2記載の本発明は、請求項1記載の表示素子において、デジタル信号が、画素まで伝達されることを特徴とする、表示素子である。

【0015】本構成によれば、画素毎に、各々異なる発光強度である複数の発光素子のそれぞれを、完全にオン状態あるいは完全にオフ状態のどちらかになるように制御することが可能となる。

【0016】(3) 請求項3記載の本発明は、請求項1記載の表示素子において、発光素子の発光強度が、公比2の等比数列であることを特徴とする、表示素子である。

【0017】本構成によれば、画素毎にDAコンバータを備えることになり、デジタル信号に対応した発光強度特性を得ることが可能となる。

【0018】(4) 請求項4記載の本発明は、請求項1記載の表示素子において、薄膜トランジスタのオン抵抗が、発光素子のオン抵抗よりも小さく、薄膜トランジスタのオフ抵抗が、発光素子のオフ抵抗よりも大きいことを特徴とする、表示素子である。

【0019】本構成によれば、薄膜トランジスタのオン状態とオフ状態とを切り替えることにより、発光素子のオン状態とオフ状態を切り替えることが可能となる。

【0020】好ましくは、薄膜トランジスタのオン抵抗は、発光素子のオン抵抗に比べて、無視できるほど小さいほうがよい。このとき、発光素子を流れる電流は、発光素子のオン抵抗のみで決定され、薄膜トランジスタのオン抵抗が多少増減しようと、関係ない。故に、トランジスタのコンダクタンスの不均一性に起因する、発光強度の不均一性は、抑制される。さらに、好ましくは、薄膜トランジスタのオフ抵抗は、発光素子のオフ抵抗に比べて、極めて大きくほうがよい。このとき、発光素子を確実にオフ状態にすることができる。

【0021】(5) 請求項5記載の本発明は、請求項1記載の表示素子において、薄膜トランジスタが、600℃以下の低温プロセスで形成された、多結晶シリコン薄膜トランジスタであることを特徴とする、表示素子である。

【0022】本構成によれば、安価かつ大面積を実現すると同時に、発光素子の駆動が可能な高移動度、高信頼性等の特長を得ることが可能となる。

【0023】(6) 請求項6記載の本発明は、請求項1記載の表示素子において、発光素子が、インクジェットプロセスで形成された、有機エレクトロルミネッセンス素子であることを特徴とする、表示素子である。

【0024】本構成によれば、高発光効率・長寿命等の優れた特性を実現する有機エレクトロルミネッセンス素子を、パネル上にバターンニングすることが可能になる。

【0025】

【発明の実施の形態】以下、本発明の好ましい実施の形態を、図面に基いて説明する。

【0026】(実施例1) 図1は、本発明の実施例1に係るTFT-OELDの等価回路図である。ここでは、1画素のみ図記しているが、実際には複数行・複数列の多数の画素が存在する。

【0027】シフトレジスタ101からパルスが出力され、第0～3ビットのデジタル信号供給線10210～10213のデジタル信号は、それぞれ第0～3ビットの伝送スイッチ10310～10313を通じて、それぞれ第0～3ビットのソース線10410～10413へ伝達される。すなわち、デジタル信号が、各画素まで伝達されている。このとき選択されているゲート線109に対しては、デジタル信号は、それぞれ第0～3ビットのスイッチングトランジスタ10510～10513を通じて、それぞれ第0～3ビットの保持容量10610～10613に伝達される。薄膜トランジスタであるカレントトランジスタ10710～10713と、電流素子である有機EL素子10810～10813とは、各々直列に接続されている。故に、デジタル信号により第0～3ビットのカレントトランジスタ10710～10713のオン・オフが制御され、第0～3ビットの有機EL素子10810～10813はデジタル信号に対応して発光または非発光となる。

【0028】図2に、本発明の実施例1に係るTFT-OELDの平面図および断面図を示す。

【0029】発光素子である第0～3ビットの有機EL素子10810～10813の面積が、各々異なっているため、発光強度が各々異なり、いわゆる面積階調方式が可能となる。また、その面積すなわち発光強度が、公比2の等比数列となっており、DAコンバータの機能も、各画素毎に内蔵していることになる。

【0030】ここでは、シフトレジスタ101、第0～3ビットの伝送スイッチ10310～10313、第0

～3ビットのスイッチングトランジスタ10510～10513、カレントトランジスタ10710～10713等を構成する薄膜トランジスタが、600℃以下の低温プロセスで形成された、多結晶シリコン薄膜トランジスタである。ただし、同等の機能を持つものであれば、他の素子でも構わない。また、第0～3ビットの有機EL素子10810～10813は、インクジェットプロセスで形成されている。ただし、他のプロセスで形成されていたり、有機EL素子以外の電流発光素子であってもかまわない。

【0031】図3に、本発明の実施例1に係るTFT-OELDの駆動方法を示す。

【0032】第0列のシフトレジスタのバルスSR0により、第0および1ビットのデジタル信号D0およびD1は、第0列・第0および1ビットのソース線の電位S00およびS01へと伝達される。また、第1列のシフトレジスタのバルスSR1により、第0および1ビットのデジタル信号D0およびD1は、第1列・第0および1ビットのソース線の電位S10およびS11へと伝達される。まず、第0行のゲート線のバルスG0が印加されているときは、第0列・第0および1ビットのソース線の電位S00およびS01は、第0行・第0列・第0および1ビットの保持容量の電位C000およびC001に伝達され、第1列・第0および1ビットのソース線の電位S10およびS11は、第0行・第1列・第0および1ビットの保持容量の電位C010およびC011に伝達される。次に、第1行のゲート線のバルスが印加されているときは、第0列・第0および1ビットのソース線の電位S00およびS01は、第1行・第0列・第0、1ビットの保持容量の電位C100およびC101に伝達され、第1列・第0および1ビットのソース線の電位S10およびS11は、第1行・第1列・第0および1ビットの保持容量の電位C110およびC111に伝達される。各保持容量の電位、すなわち対応するデジタル信号に従って、各有機EL素子が所定の発光または非発光となる。

【0033】ここで、オン状態のカレントトランジスタの抵抗は、オン状態の有機EL素子の抵抗に比べて、無視できるほど小さくなっている。このため、有機EL素子を流れる電流は、共通電極110と上側電極111間電圧に対する、有機EL素子の抵抗のみで決定され、カレントトランジスタの抵抗が多少増減しようと、関係ない。故に、トランジスタのコンダクタンスの不均一性に起因する、発光強度の不均一性は、抑制される。また、オフ状態のカレントトランジスタの抵抗は、オフ状態の有機EL素子の抵抗に比べて、極めて大きくなっている。このため確実に有機EL素子をオフ状態にすることができる。

【0034】(実施例2)図4は、本発明の実施例2に係るTFT-OELDの等価回路図である。

【0035】本実施例のTFT-OELDの動作・機能・効果は、実施例1とほぼ同等である。ただし、本実施例では、ゲート線109を下位ビット用ゲート線1090および上位ビット用ゲート線1091に分割し、おのおの第0ビットと第1ビット、および、第2ビットと第3ビットの機能を受け持たせている。これにより、デジタル供給線の本数、1列あたりの伝送スイッチおよびソース線の本数を、4から2に減少させることができる。ただし、ゲート線の走査信号、シフトレジスタのバルスおよびデジタル信号の周波数は倍増する。

【0036】(他の実施例)本発明は、電流発光表示素子において、トランジスタのコンダクタンスの不均一性に起因する、発光素子の発光強度の不均一性を低減することを目的とするため、液晶表示素子の面積階調方式とは、本質的に異なる。実際、電流発光表示素子においては、発光強度さえ異なれば、面積が異なっている必要さえない。ただし、その構造には、類似した点が見られる。故に、液晶表示素子の面積階調方式に対して発表されている実施例の多くは、本発明の階調方式に適用することが可能で、その発表に記述されている効果が期待できる。

【図面の簡単な説明】

【図1】本発明の実施例1に係るTFT-OELDの等価回路図。

【図2】本発明の実施例1に係るTFT-OELDの平面図および断面図。

【図3】本発明の実施例1に係るTFT-OELDの駆動方法。

【図4】本発明の実施例2に係るTFT-OELDの等価回路図。

【図5】従来のTFT-OELDの等価回路図。

【図6】従来のTFT-OELDの駆動方法。

【符号の説明】

- 101 シフトレジスタ
- 10210 第0ビットのデジタル信号供給線
- 10211 第1ビットのデジタル信号供給線
- 10212 第2ビットのデジタル信号供給線
- 10213 第3ビットのデジタル信号供給線
- 1022 アナログ信号供給線
- 10310 第0ビットの伝送スイッチ
- 10311 第1ビットの伝送スイッチ
- 10312 第2ビットの伝送スイッチ
- 10313 第3ビットの伝送スイッチ
- 1032 伝送スイッチ
- 10410 第0ビットのソース線
- 10411 第1ビットのソース線
- 10412 第2ビットのソース線
- 10413 第3ビットのソース線
- 1042 ソース線
- 10510 第0ビットのスイッチングトランジスタ

7


10511 第1ビットのスイッチングトランジスタ  
 10512 第2ビットのスイッチングトランジスタ  
 10513 第3ビットのスイッチングトランジスタ  
 1052 スwitchングトランジスタ  
 10610 第0ビットの保持容量  
 10611 第1ビットの保持容量  
 10612 第2ビットの保持容量  
 10613 第3ビットの保持容量  
 1062 保持容量  
 10710 第0ビットのカレントトランジスタ  
 10711 第1ビットのカレントトランジスタ  
 10712 第2ビットのカレントトランジスタ  
 10713 第3ビットのカレントトランジスタ  
 1072 カレントトランジスタ  
 10810 第0ビットの有機EL素子  
 10811 第1ビットの有機EL素子  
 10812 第2ビットの有機EL素子  
 10813 第3ビットの有機EL素子  
 1082 有機EL素子  
 109 ゲート線  
 1090 下位ビット用ゲート線  
 1091 上位ビット用ゲート線  
 110 共通電極  
 111 上側電極  
 SR0 第0列のシフトレジスタのパルス  
 SR1 第1列のシフトレジスタのパルス  
 D0 第0ビットのデジタル信号  
 D1 第1ビットのデジタル信号  
 A アナログ信号

8


\* S00 第0列・第0ビットのソース線の電位  
 S01 第0列・第1ビットのソース線の電位  
 S10 第1列・第0ビットのソース線の電位  
 S11 第1列・第1ビットのソース線の電位  
 S0 第0列のソース線の電位  
 S1 第1列のソース線の電位  
 G0 第0行のゲート線のパルス  
 G1 第1行のゲート線のパルス  
 C000 第0行・第0列・第0ビットの保持容量の電位  
 10 C001 第0行・第0列・第1ビットの保持容量の電位  
 C010 第0行・第1列・第0ビットの保持容量の電位  
 C011 第0行・第1列・第1ビットの保持容量の電位  
 C100 第1行・第0列・第0ビットの保持容量の電位  
 C101 第1行・第0列・第1ビットの保持容量の電位  
 20 C110 第1行・第1列・第0ビットの保持容量の電位  
 C111 第1行・第1列・第1ビットの保持容量の電位  
 C00 第0行・第0列の保持容量の電位  
 C01 第0行・第1列の保持容量の電位  
 C10 第1行・第0列の保持容量の電位  
 C11 第1行・第1列の保持容量の電位

\*


【図3】




【図5】




【図1】



【図4】



【図2】



【図6】

